【高斯摩分享】 lip-Chip&ASIC Bumping 全解析！4 大核心技术 + 实操避坑，高端芯片互连必看

高端芯片为啥都爱用 Flip-Chip（倒装芯片）？比起传统打线键合，它体积更小、

信号更快、可靠性更强，但 ASIC Bumping（凸点制作）和 Flip-Chip 工艺总

被 “UBM、RDL、焊料选型” 绕晕？这份超全总结，从技术对比、

核心工艺到量产避坑、成本参考，把复杂知识点拆成通俗干货，不管是设计还是生产，都能直接抄作业！

一、先搞懂：Flip-Chip vs 打线键合（Wirebonding），该怎么选？

两者是芯片互连的主流方案，核心差异一眼分清，按需选型不踩雷：

划重点：追求 “小、快、稳” 选 Flip-Chip，追求 “简、省、快交付” 选打线键合，90% 高端模块都会优先倒装方案！

二、核心技术 1：4 种 Bumping（凸点）技术，按需求匹配

Bumping 是 Flip-Chip 的基础，凸点类型直接影响互连效果，4 种主流技术对比：

小技巧：量产优先选焊料凸点，单芯片 / 小批量可选金钉，高精度低温场景选铟凸点！

三、核心工艺：Flip-Chip 从凸点到封装的 5 个关键步骤

Flip-Chip 不是 “一倒了之”，这 5 个工艺步骤缺一不可，每个环节都影响良率：

1. UBM（凸点下金属化层）：焊接的 “基础保障”

作用：铝焊盘本身不能焊接，UBM 能提供可焊表面，还能阻挡扩散、防氧化；

主流方案：化学镀镍浸金（ENIG）、溅射、电镀；

关键要求：必须是多层金属结构（ adhesion 层 + 扩散阻挡层 + 可焊层 + 氧化阻挡层），需要专用掩膜版，晶圆级加工效率最高。

2. RDL（重布线层）：信号的 “转接线”

作用：把芯片边缘的打线焊盘，重新路由到凸点阵列位置，实现高密度互连；

核心特点：在晶圆表面新增金属 / 钝化层，材质多为铝或铜，结构较粗；

注意事项：设计规则需手动扩展 DRC 和 LVS 文件， Foundry 或凸点厂商可代工。

3. 倒装键合（Flipping）：精准对齐是关键

流程：芯片凸点与基板焊盘光学对齐→芯片压合到基板→施加温度和压力→氮气氛围下焊接（防氧化）；

设备要求：精度达 1μm，支持 400℃高温、200N 压力，升温速率 20K/s（如 Finetech Lambda 设备）；

避坑要点：对齐偏差会导致互连失效，必须保证凸点与焊盘 1:1 对应。

4. Underfill（底部填充）：应力的 “缓冲垫”

作用：芯片（硅）和基板（陶瓷 / PCB）热膨胀系数（CTE）不匹配，填充环氧树脂能减少焊点应力，防止开裂；

工艺要求：环氧基材料，中等粘度；倒装后通过毛细作用填充间隙，再热固化。

5. 探针卡测试（Probecard Testing）：良率的 “把关口”

测试方式：用 L 型探针针脚接触凸点，针尖扁平，通过过行程打破氧化层；

注意事项：测试后凸点会有划痕，探针需定期清洁；高凸点数场景容易出现连接问题，需优化针脚布局。

四、量产痛点：MPW（多项目晶圆）凸点制作的 3 个解决方案

MPW 是多人共享晶圆分摊成本，但凸点制作一直是难题，3 个实用解决思路：

优先选带凸点选项的 MPW：直接让 Foundry 完成晶圆级凸点，交付即能用，省去后续麻烦；

单芯片组合加工：把 MPW 交付的单芯片组装到支撑晶圆上，再做晶圆级凸点，提升效率；

焊料喷射（Solder Jetting）：适合单芯片凸点，无需复杂 UBM 工艺，灵活度高，已在 Belle-II 原型中验证有效。

五、成本参考：MPW 凸点制作多少钱？（以 UMC 为例）

MPW 凸点：掩膜版 12000 欧元 + 单晶圆凸点工艺 620 欧元 + 行政物流 110 欧元；

工程批：掩膜版 10000 欧元 + 单晶圆凸点 500 欧元 + 晶圆减薄 25 欧元 / 片；

提示：批量越大，单位成本越低，小批量单芯片可选金钉凸点降低成本！

六、新手避坑 5 个关键要点

UBM 不能省：跳过 UBM 直接焊接，会导致焊点脱落、氧化，100% 失效；

底部填充必做：尤其是陶瓷 / PCB 基板，无填充会因热应力导致焊点开裂；

MPW 提前确认凸点选项：否则单芯片凸点制作耗时且良率低；

焊接氛围选氮气：防止凸点氧化，提升互连可靠性；

金钉凸点慎用在薄芯片：键合力大会导致芯片破损，优先选焊料凸点。