【高斯摩分享】 PIE 工程师必看！101 个核心问答浓缩半导体工艺精华，小白也能入门
在半导体工厂里，PIE（工艺整合工程师）就像 “工艺指挥官”—— 既要懂扩散、
光刻、刻蚀等环节，又要盯良率、查缺陷，还要协调各部门解决问题。
这份 101 个问答题课件，把 PIE 岗位的核心知识全拆透了，从基础概念到实际工作流程，
今天用通俗的话总结，不管是新手还是想了解半导体的朋友，都能轻松看懂！
一、先懂 PIE：岗位基础认知（5 问精华）
PIE 是啥？主要干吗？
PIE=Process Integration Engineer（工艺整合工程师），
核心是 “整合资源 + 保良率”—— 把扩散、光刻等分散工艺串起来，持续改善流程，确保芯片良率稳定（比如从 80% 提到 95%）。
200mm/300mm 硅片有啥区别？为啥要选 300mm？
200mm=8 英寸，300mm=12 英寸；300mm 硅片面积是 200mm 的 2.25 倍，
能多做 2.5 倍芯片，单位成本直接降下来（比如 8 英寸出 88 颗芯片，12 英寸能出 232 颗）。
0.13μm 工艺代表啥？工艺节点越小越好吗？
代表工厂能做出线宽 0.13μm 的栅极（晶体管的 “开关”）；线宽越小，晶体管越小、
速度越快（比如 0.35μm→0.13μm，芯片性能提升 3 倍以上），但工艺难度也直线上升。
N 型 / P 型硅片咋区分？
看掺杂元素：N 型掺 5 价元素（磷、砷，多电子），P 型掺 3 价元素（硼、铟，多空穴），
就像 “给硅片加不同调料，改造成能导电的半导体”。
硅片制造分哪几大工艺模块？
4 大核心：DIFF（扩散，含炉管、离子注入）、
TF（薄膜，含 PVD/CVD/CMP）、PHOTO（光刻，占成本 1/3）、ETCH（刻蚀）—— 芯片就是在这 4 个模块间反复加工出来的。
二、硅片工艺核心：从器件到布线（20 问精华）
（1）前段工艺：做晶体管的 “地基”
STI 和 AA 是啥？作用是啥？
STI = 浅沟道隔离：在两个器件间挖浅沟、填绝缘层，防止短路（像 “给房子砌隔墙”）；
AA = 有源区：晶体管的 “主体区”，在这上面做源极、漏极、栅极，AA 之间靠 STI 隔开。
栅极（Poly Gate）咋做？关键要注意啥？
步骤：先长栅氧化层（绝缘用）→沉积多晶硅→光刻出图形→刻蚀→清洗；
关键是控制 “栅极线宽（CD）” 和 “别刻穿氧化层”（不然硅片会受损）。
源漏极（S/D）为啥要做 LDD？
LDD = 轻掺杂漏极：线宽＜0.5μm 后，
源漏极浓度太高会产生 “热载流子效应”（电流太快撞坏栅氧化层），LDD 用低浓度掺杂，相当于 “给电流减速”，保护器件。
离子注入后为啥要退火？
离子注入会把硅片晶格撞乱，退火（比如 650℃加热）
能：①修复晶格损伤；②让杂质扩散到合适深度；③让杂质 “扎根” 在晶格上，稳定导电。
（2）后段工艺：给晶体管 “布线”
ILD 和 IMD 是啥？有啥区别？
ILD = 层间介质：隔离开关管和第一层金属（像 “给器件盖绝缘盖”）；
IMD = 金属间介质：隔离不同层金属（像 “给电线之间加绝缘板”），都要靠 CMP（化学机械抛光）磨平，不然布线会断。
金属层为啥用钨插塞（W-plug）连接？
钨电阻低、阶梯覆盖好（硅片有凹凸时，钨能填满缝隙），比如 Contact（器件连金属）、Via（金属连金属），都靠钨插塞导电。
Top Metal（顶层金属）为啥比内层厚？
Top Metal 直接连外部电路（比如主板），要承受更大电流，所以更厚 ——0.18μm 工艺里，
内层金属 4000Å（Å=0.1nm），顶层要 8000Å，线宽也更宽。
三、器件参数：评价芯片好坏的 “标尺”（10 问精华）
常用的器件参数有哪些？分别代表啥？
5 个核心：
Idsat（饱和电流）：栅压一定时，源漏极最大电流 —— 越大，器件速度越快；
Ioff（关态电流）：栅压 = 0 时的漏电流 —— 越小越好，省电（比如手机芯片 Ioff 小，待机更久）；
Vt（阈值电压）：打开晶体管的最小电压 —— 要接近设计值（比如 1V），不然开关会失灵；
Rc（接触电阻）：金属与器件 / 金属间的电阻 —— 越小越好，导电效率高；
Vbk（击穿电压）：源漏极能承受的最大电压 —— 越大，器件越耐用（比如车规芯片要高 Vbk）。
哪些工艺会影响 Vt（阈值电压）？
栅极线宽（Poly CD）、栅氧化层厚度、有源区（AA）宽度、离子注入条件 —— 比如栅氧化层越薄，Vt 越小，开关越灵敏。
Rc（接触电阻）大了咋办？可能是啥原因？
Rc 大意味着导电差，可能是：①ILD 抛光太厚；
②接触孔（Contact）刻蚀异常；③钨插塞没填好；④底层硅化物（Salicide）质量差。
四、良率管理：PIE 的 “核心 KPI”（20 问精华）
WAT 是啥？测啥？
WAT = 圆片验收测试，是芯片下线后的 “体检”，测 5 类项目：①器件特性（Idsat、Vt 等）；
②接触电阻（Rc）；③片电阻（Rs）；④击穿电压（Vbk）；⑤隔离性（Spacing，防止短路）。
WAT 测到异常咋处理？
4 步走：①查 WAT 机台是否故障，坏了重测；②用手动机台二次确认；
③查生产记录，看工艺有没有异常（比如某步刻蚀时间错了）；④切片观察，找具体问题。
YE（良率改善）是干啥的？和 PIE 啥关系？
YE=Yield Enhancement（良率改善工程师），专门查缺陷：①追突发异常（比如某批芯片良率骤降）；
②改善常态缺陷（比如长期存在的微小杂质），PIE 要和 YE 配合，根据缺陷数据改工艺。
缺陷（Defect）分哪几类？哪些会影响良率？
按影响分：Killer Defect（致命缺陷，比如短路，直接降良率）、Non-Killer
（无害，比如小灰尘）、Nuisance（颜色异常，不影响性能）；
按分布分：Random（散乱）、Cluster（集中在某区）、Repeating（重复出现）
——Cluster 和 Repeating 通常是机台问题，要优先修。
咋找缺陷来源？
靠 “扫描 + Review”：①用缺陷扫描机（Bright Field/Dark Field）比对图像找缺陷；②用 Review 工具
（光学显微镜 / SEM）看缺陷细节；③通过 YMS（良率管理系统）存数据，追溯到具体工艺步骤（比如某台 CVD 机台产生杂质）。
五、PIE 日常：每天必做的 “开门五件事”
查 MES 系统：看自己负责的 Lot（批次）状态，有没有卡壳（比如某批硅片在光刻站待太久）；
处理 Hold Lot：解决异常批次（比如 Defect 超标、WAT 异常），协调模块工程师排查；
分析数据：汇总线上数据（SPC 监控、Raw Data），看工艺是否稳定（比如某步刻蚀 CD 波动大）；
看 CP 测试结果：CP 是芯片封装前的测试，看良率是否达标；
开晨会：汇报产品情况，同步问题（比如某工艺良率下降，需要调整参数）。