【高斯摩分享】 从晶体管到 FPGA：集成电路设计全常识！摩尔定律、产业环节、设计方法，小白也能懂
你手机里的 5G 芯片、电脑的 CPU、家里的路由器，
核心都是 “集成电路（IC）”—— 一块指甲盖大小的芯片，能集成几十亿个晶体管。
这份山大暑期学校的 IC 设计常识 PPT，把 IC 的 “前世今生” 和设计核心讲得明明白白，
今天用通俗的话拆解，带你走进 “芯片设计的世界”，不用专业背景也能看懂！
一、先搞懂：什么是集成电路？其实就是 “微型电路集合”
简单说，集成电路就是 “把多个电子元件（晶体管、电阻、电容）和连线，集成在半导体基片（比如硅片）
上的微型器件”—— 相当于把以前 “一整块电路板” 缩小到 “指甲盖大小”，既省空间，又快又省电。
比如你手机里的射频 IC，就是把 “接收信号、放大信号、过滤干扰” 的所有电路，
都做在一块硅片上，这就是 IC 的核心价值：微型化、高集成度、低成本。
二、IC 的 “成长史”：3 个里程碑，从晶体管到摩尔定律
集成电路不是一下子就有的，而是一步步迭代出来的，这 3 个关键节点改变了整个行业：
1947 年：第一个晶体管诞生（贝尔实验室）
以前用 “电子管” 做电路，又大又费电（像老式收音机里的玻璃管），晶体管的出现解决了这个问题 —— 体积小、
功耗低，是 IC 的 “基础零件”，发明它的 3 位科学家后来拿了诺贝尔奖。
1958 年：第一块集成电路诞生（TI 公司，Kilby）
当时 Kilby 把 12 个晶体管、电阻等元件，集成在锗晶片上，做出了 “世界上第一块 IC”—— 虽然只有 12 个器件，
却开启了 “电路集成” 的时代，Kilby 也因此获得 2000 年诺贝尔物理奖。
摩尔定律：IC 发展的 “加速度公式”
1965 年，英特尔创始人摩尔提出：IC 上的晶体管数量，每 18 个月翻一倍，性能也翻一倍。比如 1971 年英特尔
4004 芯片只有 2300 个晶体管，2023 年的酷睿 i9 芯片已经有几百亿个 —— 这个定律支撑了 IC
行业几十年的高速发展，现在虽然增速放缓，但仍是行业重要参考。
三、IC 产业 “四大环节”：材料、制造、封装、设计，缺一不可
想做出一块能用的 IC，需要 “全产业链配合”，就像盖房子要 “备料、施工、装修、设计”，每个环节都有专属任务：
材料：IC 的 “建筑原料”
分 3 类，各有作用，像盖房子的 “钢筋、水泥、砖头”：
导体（铝、铜、钨）：做 “导线”，传递电信号，现在高端 IC 用铜（电阻更低、更抗电流）；
半导体（硅、GaAs、InP）：做 “核心元件”（晶体管），硅是主流（沙子里来，成本低），GaAs 适合做 5G 射频 IC（高频性能好）；
绝缘体（SiO₂、Si₃N₄）：做 “绝缘层”，防止电路短路，比如 SiO₂是晶体管的栅绝缘层。
制造：把 “设计图” 刻到硅片上
核心是 “CMOS 工艺”（现在 99% 的 IC 用这个），靠光刻、刻蚀、掺杂等工艺，把晶体管、线路 “刻”
到硅片上 —— 比如英特尔 2009 年就用 32nm CMOS 工艺，现在最先进的已经到 3nm。
封装：给 IC “穿保护衣”
制造好的 IC 是 “裸芯”（像小方块硅片），需要封装在塑料 / 陶瓷外壳里，引出引
脚 —— 既能保护 IC 不被潮气、灰尘损坏，又能方便焊到电路板上（比如手机主板）。
设计：IC 的 “灵魂”—— 画 “电路图纸”
设计是决定 IC 功能的关键，分 3 类：
数字 IC（如 CPU、FPGA）：处理 0 和 1 的信号；
模拟 IC（如运算放大器、电源管理 IC）：处理连续信号（比如声音、电流）；
射频 IC（如 5G 基站 IC）：处理高频无线信号。
四、IC 设计 “3 种方法”：选对方法，省成本还快
不同需求要选不同的设计方法，就像 “定制西装、买成衣、拼乐高”，各有优劣：
关键规律：产量越高，越适合用全定制（比如年产 100 万片，全定制的高开发费能摊薄）；
产量低就用 FPGA（比如只做 100 片样品，没必要花大价钱全定制）。
五、IC 设计 “全流程”：模拟和数字不一样，但都要 “反复验证”
设计 IC 不是 “画完图就完事”，要经过 “设计 - 仿真 - 验证” 多轮循环，确保能正常工作：
1. 模拟 IC 设计（如运算放大器）：“晶体管级精细设计”
步骤：画晶体管级原理图→用 SPICE 软件仿真（测性能是否达标）→画版图（把原理图变成硅片上的图形）→验证
（DRC 查版图是否符合工艺规则，LVS 查版图和原理图是否一致）→输出 GDSII 文件（给制造厂的 “施工图纸”）；
关键：模拟 IC 对性能（如精度、功耗）要求高，要逐个优化晶体管参数，像 “手工打磨零件”。
2. 数字 IC 设计（如 CPU）：“模块化快速搭建”
步骤：用 Verilog/VHDL 写代码（描述功能，比如 “加法器能算 A+B”）→行为级仿真（测功能对不对）→综合（把代码变成门级电路）→布局布线（给门电路 “摆位置、连线路”）
→验证→输出 GDSII 文件；
关键：数字 IC 靠 “代码 + 模块” 快速迭代，适合高集成度（比如几十亿个晶体管）。
六、设计 IC 靠什么工具？主流 EDA 软件大盘点
设计 IC 离不开 “EDA 工具”（电子设计自动化软件），就像画图靠 CAD，主流有这些：
国际主流：
Cadence：模拟 IC 设计强（如版图工具 Virtuoso）；
Synopsys：数字 IC 综合强（如 DC Ultra）；
Mentor Graphics：验证工具厉害（如 Calibre）；