【高斯摩分享】 手机芯片出厂前要闯 3 道测试关！CP、FT、WAT 到底是啥？少一道都可能死机

你手里的手机芯片，从晶圆厂出来到装到设备里，不是直接 “上岗”，

而是要闯 3 道严格的测试关 ——WAT 查 “原料”、CP 挑 “次品”、FT 做 “终检”。

少一道测试，都可能让你遇到 “手机突然死机”“充电发烫” 的问题。今天用最通俗的语言，

拆解这 3 个芯片测试术语，看它们如何给你的设备 “上保险”。

一、先懂测试逻辑：从 “蛋糕” 到 “成品”，3 道关各管一摊

把芯片制造比作 “做蛋糕”，你就能秒懂 3 种测试的分工：

WAT：检查蛋糕的 “面粉好不好、烤箱温度对不对”（监控晶圆制造工艺）；

CP：切蛋糕前，先检查每块小蛋糕有没有坏（晶圆阶段挑坏芯片，省成本）；

FT：把好蛋糕装盒后，再检查能不能吃、好不好吃（封装后测成品，保质量）。

二、3 大测试术语拆解：测什么？什么时候测？为什么重要？

1. WAT：晶圆的 “工艺体检”，不是测功能，是查 “手艺”

全称：Wafer Acceptance Test（晶圆验收测试）

测试阶段：晶圆制造完成后，CP 测试前

测什么：不测芯片功能，只测 “工艺参数”—— 比如检查光刻有没有歪、蚀刻深度够不够、金属连线的电阻正常吗。

靠专门的 “测试图形”（Test Key），像 “工艺试纸” 一样，监控每一步制造是否稳定。

举个例子：如果 WAT 测出某批晶圆的金属线电阻超标，说明镀膜工艺有问题，这批晶圆可能要返工，避免后面做无用功。

关键作用：把工艺缺陷扼杀在早期，不让 “先天不足” 的晶圆进入下一步。

2. CP：晶圆的 “次品筛选”，封装前先扔坏芯片

全称：Chip Probing（芯片探针测试）

测试阶段：晶圆阶段，封装前（用探针直接扎晶圆上的每个小芯片 Die）

测什么：每个 Die 的基本器件参数，比如：

VT（阈值电压）：芯片 “启动电压”，太高了手机会耗电快；

Rdson（导通电阻）：芯片通电时的电阻，太大了会发烫；

但大电流测试做不了（探针承受不住大电流）。

核心目的：

① 挑坏 Die：把测不过的 Die 标出来，封装时直接跳过，省封装成本（封装一个坏芯片的成本，比 CP 测试成本高多了）；

② 修 Die：比如内存芯片，CP 时发现某部分坏了，用激光修补（Laser Repair），把坏的部分替换成备用的，提高良率。

难点：

探针卡制作难：要精准对应芯片上的焊点，误差不能超微米；

并行干扰：同时测多个 Die 时，信号会互相影响；

内存芯片更麻烦：要做 “冗余分析”（找坏的部分），写测试程序很复杂。

3. FT：成品的 “终极大考”，封装后再查最后一遍

全称：Final Test（终测）

测试阶段：芯片封装后，出厂前（测的是带外壳、引脚的成品芯片）

测什么：芯片应用相关的 “关键项目”，比 CP 更严格，比如：

手机芯片的 “待机功耗”（测待机时耗电快不快）；

高温测试（模拟夏天手机放口袋的温度，比如 75℃下测功能）；

大电流测试（比如充电芯片的快充电流，CP 测不了，FT 能测）。

核心目的：排查封装过程中出的问题 —— 比如 CP 时好的芯片，封装时金线断了，FT 能测出来，避免 “带病出厂”。

关键不同：

有质量验收（QA buy-off）：必须通过才能卖；

用的设备不一样：CP 用 “探针台 + 探针卡”，FT 用 “分选机（Handler）+ 测试座（Socket）”，能快速批量测成品；

标准更严：CP 的测试标准会收得更紧（比如 VT 允许误差 ±0.1V），因为封装会让参数漂移，

FT 时要保证在用户使用的标准内（比如 ±0.2V）。

三、3 大测试对比：一张表看懂核心区别

四、实际应用中的小秘密：为什么有的公司省 CP？

文档里提到 “很多公司省 CP”，不是偷工减料，而是算成本账：

省 CP 的前提：封装和 FT 的良率特别高（比如 99% 以上），

CP 的测试成本（探针卡、时间）比 “封装坏芯片的成本” 还高，才会省；

风险：如果某批晶圆良率突然降到 90%，省了 CP 就会多封装 10% 的坏芯片，损失更大；

必须做 CP 的情况：内存芯片（要修补）、高价值芯片（比如手机 CPU，封装成本高，坏一个损失大）。

结语：测试越多，你的设备越稳

你手机里的芯片，能稳定用 3 年不死机，背后是 WAT、CP、FT 这 3 道测试在

 “保驾护航”——WAT 保证芯片 “先天健康”，CP 避免 “浪费包装”，

FT 杜绝 “后天故障”。看似不起眼的测试，其实是你设备可靠性的 “隐形保险”。下次手机充电不发烫、

玩游戏不卡顿，别忘了，这是芯片闯过 3 道测试关的功劳～